PATENT ABSTRACTS OF JAPAN

(11) Publication number: 08255905 A

(43) Date of publication of application: 01.10.96

(51) Int CI

H01L 29/78 H01L 21/336 H01L 21/316

(21) Application number: 07057850

(22) Date of filing: 17.03.95

(71) Applicant:

NEC CORP

(72) Inventor:

YAMAMURA KIYOMI


(54) FABRICATION OF SEMICONDUCTOR DEVICE

(57) Abstract:

PURPOSE: To obtain a semiconductor device provided COPYRIGHT: (C)1996, JPO with a gate coide having low trap density within the oxide and high dielectric breakdown strength by subjecting the surface of a silicon layer to high temperature thermal oxidation at a first specified temperature and then to low temperature thermal oxidation at a second specified temperature using a mixture gas of hydrogen and oxygen.

CONSTITUTION: The temperature of a semiconductor substrate 5, provided with a silicon layer having selectively exposed surface, is raised in an inert atmosphere which is then switched to oxidizing atmosphere at a first temperature of 850-1150°C thus subjecting the surface of a silicon layer to high temperature thermal oxidation. The temperature of the semiconductor substrate 5 is then lowered to a second temperature of 700-800°C and low temperature thermal oxidation is carried out using a mixture gas of hydrogen and oxygen thus depositing a thermal oxide on the surface of the silicon layer. For example, a first gate oxide 11 is deposited on the surface of an element forming region using the double stage thermal oxidation. Subsequently, polysilicon is deposited and subjected to high temperature thermal oxidation in pure oxygen

atmosphere and low temperature thermal oxidation through combustion of hydrogen and oxygen thus depositing a second gate oxide 21.



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-255905

(43)公開日 平成8年(1996)10月1日

(51) Int.Cl.6

識別記号

庁内整理番号

FΙ

技術表示箇所

H01L 29/78 21/336

21/316

H01L 29/78

301P

21/316

Α

審査請求 有 請求項の数1 OL (全 4 頁)

(21)出願番号

特顯平7-57850

(71) 出願人 000004237

日本電気株式会社

(22)出願日

平成7年(1995)3月17日

東京都港区芝五丁目7番1号 (72)発明者 山村 清見

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 京本 直樹 (外2名)

(54) 【発明の名称】 半導体装置の製造方法

(57)【要約】

【目的】絶縁破壊耐性が高く、かつ、膜中トラップ密度 の低い良質なゲート酸化膜を形成する。

【構成】シリコン層の表面を温度850~1150℃の酸化性雰囲気中で高温酸化した後、引続き温度700~800℃の低温水素酸素燃焼酸化を行い熱酸化膜を形成することにより、膜中トラップ密度が低い特性と絶縁破壊耐性の高い特性を共有する良質なゲート酸化膜を形成することができる。



【特許請求の範囲】

【請求項1】表面を選択的に露出させたシリコン層を有 する半導体基板を不活性雰囲気中で昇温し850~11 50℃の第1の温度に設定した状態で酸化性雰囲気に切 替え前記シリコン層の表面を髙温熱酸化処理する工程 と、前記半導体基板を700~800℃の第2の温度ま で降温し水素と酸素の混合ガスによる低温熱酸化処理を 行い前記シリコン層の表面に熱酸化膜を形成する工程と を含むことを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体装置の製造方法 に関し、特にゲート酸化膜の形成方法に関する。 [0002]

【従来の技術】シリコン基板あるいは多結晶シリコン膜 (以下、ポリシリコン膜と記す)の表面を露出させた半 導体ウェハーを酸化炉に挿入して酸化雰囲気中で熱処理 することにより、シリコン基板あるいはポリシリコン膜 の表面に熱酸化膜を形成する方法として処理温度と入出 炉温度が等しいノンランピング法と、処理温度よりも入 20 出炉温度を低く設定し、炉内挿入完了後に処理温度まで 昇温して酸化処理した後再び入出炉温度まで降温し出炉 するランピング法の2種類が知られている。

【0003】近年、デバイスの微細化及び半導体ウェハ 一の大口径化が進むに従い、炉内熱履歴差の低減、半導 体ウェハーに対する熱ストレスの低減を目的として、後 者のランピング法を採用するケース(特開昭63-11 1670号公報参照)が増えている。

【0004】図4は従来の半導体装置の製造方法の一例 を説明するための酸化処理温度のプログラムを示す図で 30

【0005】図4に示すように、時刻t。で酸化炉内に 挿入された半導体ウェハーは、時刻t, までに酸化炉の 初期温度T, まで昇温される。900℃処理の場合、初 期温度T、は700~850℃に設定されることが多 い。次に、時刻t,から時刻t,まで半導体ウェハーを 更に昇温して、酸化処理温度T、(ことでは900C) まで温度を上昇させる。とこで、t。からt,までの期 間においては、窒化防止のため1%程度の酸素を含んだ 窒素からなる不活性雰囲気中に保持される。酸化処理温 40 度T、(900℃)に達したところで、例えば水素・酸 素燃焼によりシリコン基板あるいはポリシリコン膜の表 面を酸化しゲート酸化膜を形成する。水素20SLM、 酸素20SLMで酸化膜厚10nmを形成するのに必要 な酸化時間は約4~5分である。時刻 t, から時刻 t. までの期間で酸化処理した半導体ウェハーは時刻t、~ t, にかけて降温し、酸化炉の初期温度T, まで戻した 後、時刻t。で炉外に取り出す。ここで、酸化処理終了 後の時刻t、から炉外に取り出すまでの期間は、時刻t 。からt, までと同じく微量の酸素を含む窒素雰囲気中 50 んで構成される。

で処理される。

【0006】また、熱処理工程の低温化、並びに、酸化 膜厚制御性の容易さから、低温酸化(700~800 ℃)の優位性も認められており、ノンランピング法を用 いた750℃の水素・酸素燃焼酸化法が用いられる場合 もある。

【0007】図5は従来の半導体装置の製造方法の他の 例を説明するための酸化処理温度のプログラムを示す図

【0008】図5に示すように、時刻t。で酸化炉内に 10 挿入された半導体ウェハーは、不活性雰囲気中で時刻 t ,までに酸化炉の処理温度で、(750℃)まで昇温さ れ、時刻t、で酸化性雰囲気(水素酸素燃焼)に切替え 露出されたシリコン基板あるいはポリシリコン膜の表面 を時刻し、からし、までの期間で酸化処理を施す。こと で、水素20SLM,酸素20SLMで、酸化膜厚10 nmを形成するのに必要な酸化時間は、約40~60分 である。所望のゲート酸化膜が形成された後、時刻 t, で半導体ウェハーを酸化炉から取り出す。

【0009】このように、酸水素ガスによる高温熱酸化 で得られたゲート酸化膜は、(A)膜中トラップ密度が 少なくトランジスタ特性変動、特にしきい値電圧V、の 経時変化が少ない。(B)酸化速度が速い。(C)ゲー ト酸化膜の初期耐圧特性が良好であるという利点があ

【0010】一方、酸水素ガスによる低温熱酸化で得ら れたゲート酸化膜では、(A)絶縁破壊耐性(Qao)が 良好である。(B)酸化膜厚制御性、特に薄膜領域での 膜厚制御性が良好であるという利点があり、デバイス微 細化の進む近年では低温酸化での利点が重要視されてい るが、処理時間が長くなるという問題点がある。

[0011]

[発明が解決しようとする課題] この従来の半導体装置 の製造方法は、高温熱酸化法では絶縁破壊耐性が低く、 膜厚制御が難しいという問題があり、低温熱酸化法では 酸化膜のトラップ密度が大きく、酸化膜の初期耐圧特性 が悪いという問題点があった。

【0012】本発明の目的は、膜中のトラップ密度が小 さく、絶縁破壊耐性の良好なゲート酸化膜を有する半導 体装置の製造方法を提供することにある。

[0013]

【課題を解決するための手段】本発明の半導体装置の製 造方法は、表面を選択的に露出させたシリコン層を有す る半導体基板を不活性雰囲気中で昇温し850~115 0 ℃の第1の温度に設定した状態で酸化性雰囲気に切替 え前記シリコン層の表面を髙温熱酸化処理する工程と、 前記半導体基板を700~800℃の第2の温度まで降 温し水素と酸素の混合ガスによる低温熱酸化処理を行い 前記シリコン層の表面に熱酸化膜を形成する工程とを含

[0014]

【作用】酸化膜の絶縁破壊のメカニズムのひとつに、膜 中の正孔トラップ密度が関係していると考えられ、膜中 トラップ密度の総量は、酸素空位による正孔トラップ密 度とSi-OH、Si-H結合による電子トラップ密度 との和であり、高温酸化になる程、膜中トラップ密度の 総量は減少するものの、正孔トラップ密度が増加するた め、絶縁破壊耐性が劣化する。そこで、本発明では高温 酸化に引続き低温水素酸素燃焼酸化を行なうことで酸素 空位がSi-OHに置換され、その結果、高温酸化時の 10 せた熱酸化法によって、双方の優位な特性を合わせ持つ 膜中トラップ密度を維持したまま、正孔トラップ密度を 減少させることができ、絶縁破壊耐性が向上すると考え られる。

[0015]

【実施例】次に、本発明について図面を参照して説明す

【0016】図1は本発明の一実施例を説明するための 酸化処理温度のプログラムを示す図である。

【0017】図1に示すように、素子形成領域の表面を 露出させたシリコン基板(ウェハー)を時刻 t 。で酸化 20 炉の初期温度T、(700~900℃)に設定された酸 化炉内に装着し、1%程度の酸素を含む窒素からなる不 活性雰囲気中で加熱し、時刻t、からt、までの期間、 初期温度T、に保持する。次に、時刻t、で基板温度を 上昇させ、時刻 t , で第1の温度T , (850~115 0°C) に到達したところで水素20SLM, 酸素20S LMの水素酸素燃焼による酸化性雰囲気に切替え、時刻 t,からt。までの期間に露出されたシリコンの表面を 高温熱酸化処理する。

/分で降下させ、時刻 t ,で第2の温度T,(700~ 800℃) に到達したところで水素20SLM, 酸素2 OSLMの水素酸素燃焼酸化により時刻t、からt、ま での期間に低温熱酸化処理し30nmの熱酸化膜を形成 する。

【0019】次に、時刻は、で酸化性雰囲気を窒素から なる不活性雰囲気に切替えて半導体基板を酸化炉内から 取り出す。このときの不活性雰囲気は低温で酸化膜が窒 化されることがないため純窒素が用いられる。

【0020】とのように、髙温酸化処理により形成され 40 た膜中のトラップ密度の少ない初期耐圧特性の良好な熱 酸化膜を低温水素酸素燃焼酸化処理する2段階熱酸化法 により絶縁破壊耐性を向上させた熱酸化膜を形成でき、 750℃の低温酸化処理のみで熱酸化膜を形成する場合 に比べて処理時間を大幅に(最高で80%)短縮するこ

【0021】なお、髙温酸化処理から低温酸化処理に移 る基板降温時間に酸素を含む窒素雰囲気あるいは純窒素 雰囲気に切替えることで膜厚20nm以下の薄ゲート酸 化膜の形成にも対応できる。

【0022】図2は本発明と従来例により形成されたゲ ート酸化膜の絶縁破壊特性および膜中トラップ密度を示 す図である。

【0023】図2に示すように、絶縁破壊耐性は定電流 TDDB評価によって得られた累積不良率が50%にな るまでに注入された電荷量(○印)を、また膜中トラッ プ密度は電荷注入によるC-V特性の変化量を膜中トラ ップ密度に換算したもの(×印)を、各々任意目盛の縦 軸で示しており、髙温酸化処理と低温酸化処理を組合わ 良質なゲート酸化膜を形成することが出来、これによっ て、経時変化、特にV、と呼ばれる半導体装置の閾値電 圧変化の少ない、髙信頼、かつ長寿命な半導体装置の製 造が可能になる。

【0024】図3は本発明の応用例を説明するための断 面図である。

【0025】図3に示すように、シリコン基板5の表面 を選択酸化して形成したフィールド酸化膜4により素子 分離された素子形成領域の表面に本発明の実施例で説明 した2段階熱酸化法を用い第1ゲート酸化膜11を形成 する。次に、第1ゲート酸化膜11の上に第1の多結晶 シリコン膜を堆積してその表面を1000℃の純酸素雰 囲気中での髙温熱酸化処理と、750℃の水素酸素燃焼 による低温熱酸化処理を行い第2ゲート酸化膜21を形 成する。次に第2ゲート酸化膜21の上に第2の多結晶 シリコン膜を堆積してこれらをパターニングしてフロー ティングゲート電極12. 第2ゲート酸化膜21. コン トロールゲート電極22を形成し、コントロールゲート 電極22, フローティングゲート電極12をマスクとし 【0018】次に、時刻t. で基板温度を降温速度5°C 30 てシリコン基板5に不純物をイオン注入し、EEPRO M、フラッシュメモリ等の不揮発性メモリ素子を形成す

> 【0026】 ことで注意する点は、第2ゲート酸化膜2 1を形成する酸化条件が既に形成している第1ゲート酸 化膜11の膜質を劣化させないこと、かつ、可能な限り 高温酸化を行ないフローティングゲート電極12を形成 するポリシリコン膜の表面の突起を少なくして第2ゲー ト酸化膜21の膜質、特に耐圧を向上させることの2点 を満たす酸化条件を設定することであり、1050℃以 上の熱処理により酸化膜の絶縁破壊耐性が劣化するとい う周知事実より上述した条件を設定した。

[0027]

【発明の効果】以上説明したように本発明は、高温酸化 による酸化膜形成に引続き水素酸素燃焼法による低温酸 化を行う2段階熱酸化により熱酸化膜を形成することに より、膜中トラップ密度が高温酸化と同程度に低く、か つ、絶縁破壊耐性が低温水素酸素燃焼酸化と同程度に高 い、良質なゲート酸化膜を形成することができ、閾値電 圧の経時変化が少なく、かつ、髙信頼、長寿命な半導体 50 装置を実現できるという効果を有する。

10

5

【図面の簡単な説明】

【図1】本発明の一実施例を説明するための酸化処理温度のプログラムを示す図。

【図2】本発明と従来例により形成されたゲート酸化膜の絶縁破壊耐圧および膜中トラップ密度を示す図。

【図3】本発明の応用例を説明するための断面図。

【図4】従来の半導体装置の製造方法の一例を説明する ための酸化処理温度のプログラムを示す図。

【図5】従来の半導体装置の製造方法の他の例を説明するための酸化処理温度のプログラムを示す図。

【符号の説明】

* 3 配線

4 フィールド酸化膜

5 半導体基板

6 層間絶縁膜

7 ソース領域

8 ドレイン領域


11 第1ゲート酸化膜

12 フローティングゲート電極


21 第2ゲート酸化膜

22 コントロールゲート電極


【図1】




[図3]



[図5]



【図2】



[図4]

